

Nombre del caso de prueba	ID del Requirement	Objetivo
ExpGen reset	FR 01	El generador de señal exponencial restablece su valor al valor predeterminado de 32767 cada vez que la entrada de disparo (trigger) se establece en uno durante la llegada de un flanco positivo de la señal de reloj del generador exponencial.
ExpGen decay	FR 02	El generador de señal exponencial disminuye su valor cada vez que la entrada trigger se reinicia a cero durante la llegada de un flanco positivo de la señal de reloj del generador exponencial, con una tasa de decaimiento dada por el valor de entrada alpha, de acuerdo con la ecuación EQ 4 del Documento de Requerimientos v.0.1.
SenGen reset	FR 03	El generador senoidal (SenGen) restablece su valor de salida al inicio de la tabla de ondas cada vez que recibe un pulso de reinicio (reset)
SenGen osc	FR 04	Verificar que el generador senoidal (SenGen) produce una onda continua, periódica y estable basada en la tabla de ondas (wavetable_sample), actualizada por el phase_accumulator con el incremento definido por step_size.
MIDI RX test	FR-001	Verificar que el sistema recibe y decodifica correctamente mensajes MIDI por UART a 115200 bps.
MIDI Parser test	FR-002	Comprobar que el parser separa correctamente los campos midi_status, midi_channel, note_number y velocity.
PolyMix test	FR-003	Verificar que el sintetizador genera y mezcla correctamente cuatro voces independientes.

DDS Frequency test	FR-004	Comprobar que la frecuencia de salida se ajusta correctamente al valor de step_size del acumulador DDS.
UART buffer test	FR-005	Verificar que la FPGA recibe y almacena correctamente los datos enviados por la Raspberry Pi en el buffer UART.
AM/FM Mod test	FR-006	Validar que el sistema aplica modulación de amplitud y frecuencia según el valor de mod_index y la entrada LFO.
Real-time Control test	FR-007	Verificar que los parámetros de frecuencia y amplitud responden en tiempo real a los mensajes MIDI CC.
PCM→DSD test	FR-008	Comprobar que la conversión de PCM a flujo DSD se realiza correctamente mediante el modulador delta-sigma.
Low-pass Filter test	FR-009	Verificar que el filtro pasabajos elimina el ruido de alta frecuencia del flujo DSD/PWM y mantiene el contenido audible.

Procedimiento de Prueba	Resultado esperado	Prioridad (1..5)
- Establecer un valor predeterminado de 0 para la señal trigger. - Generar una secuencia que contenga varios periodos de reloj (al menos 10). - Configurar la señal trigger a uno de vez en cuando, asegurando que se mantenga en uno al menos durante un periodo completo, y que cuando se restablezca al valor predeterminado permanezca en cero por lo menos dos periodos.	Cada vez que llega un flanco positivo de la señal de reloj y la señal trigger está en uno, la salida del generador exponencial se reinicia a 32767.	1 (ALTA)
- Generar una secuencia de reloj para el generador exponencial que contenga varios periodos de la señal (al menos 30). - Establecer manualmente el valor interno del estado del generador exponencial en 32767 al inicio de la simulación. - Recoger los resultados de la simulación en Verilog y compararlos con los resultados de una simulación en Python que implemente el decaimiento.	- El valor de salida debe disminuir en cada nuevo flanco positivo del reloj, siguiendo la ecuación del objetivo. - Los valores obtenidos en la simulación de Verilog deben coincidir con los de la simulación en Python.	1 (ALTA)
-Inicializar el sistema con el phase_accumulator en 0 y la tabla de ondas cargada con una forma senoidal de 4096 muestras. -Generar una secuencia que contenga varios ciclos del reloj principal (al menos 10). -Activar la señal de reset o cambiar la nota MIDI de "Off" a "On" en diferentes momentos de la simulación. -Observar el comportamiento del phase_accumulator y del wavetable_sample durante los flancos positivos del reloj.	-Cada vez que el reset se activa o se recibe una nueva nota, el phase_accumulator vuelve a 0 y la salida (wavetable_sample) corresponde al primer valor de la tabla senoidal. -El sistema continúa generando la forma de onda correctamente en los ciclos siguientes.	1 (ALTA)
-Establecer el step_size para generar una frecuencia deseada (por ejemplo, 440 Hz) según la ecuación: -Cargar la tabla de onda senoidal (wavetable_sample) con 4096 muestras. -Simular al menos 5 ciclos completos de la onda. -Observar que los valores de salida del generador (pcm_sample) sigan la forma senoidal esperada. -Comparar los resultados de la simulación en Verilog con una simulación en Python del mismo step_size.	-La salida pcm_sample debe mostrar una onda senoidal periódica sin saltos ni distorsión. -La frecuencia de salida debe coincidir con la calculada teóricamente dentro de un error menor al 1%. -Los valores de la simulación en Verilog deben coincidir con los obtenidos en Python.	1 (ALTA)
- Configurar un testbench con una señal UART que envíe bytes MIDI estándar ("Note On", "Note Off", "Control Change"). - Monitorear el buffer interno uart_data_byte y el tiempo de recepción. - Comparar los bytes recibidos con los esperados.	Todos los bytes MIDI deben recibirse sin error de sincronización ni pérdida de datos. La decodificación debe ocurrir dentro del tiempo de bit esperado (8.68 μ s a 115200 bps).	1 (Alta)
- Inyectar en el testbench mensajes MIDI conocidos, por ejemplo: 0x90 0x3C 0x7F (Note On, canal 0, nota 60, velocidad 127). - Observar las señales internas midi_status, midi_channel, note_number y velocity. - Repetir con distintos tipos de mensajes.	Los valores decodificados deben coincidir con los campos del mensaje MIDI según la norma (por ejemplo, Note On $\rightarrow$ 0x9, canal 0, nota 60, vel. 127).	1 (Alta)
- Activar cuatro notas MIDI diferentes (ej. 60, 64, 67, 72). - Medir la salida individual de cada canal (pcm_sample[i]). - Observar la señal de mezcla (mix_sum).	La salida mix_sum debe contener la suma normalizada de las cuatro voces sin distorsión ni saturación.	1 (Alta)

- Calcular el valor de step_size para generar 440 Hz (A4) según la fórmula del DDS. - Simular el sistema durante varios ciclos. - Medir la frecuencia de la señal generada (wavetable_sample).	La frecuencia medida debe coincidir con la calculada ($\pm 1\%$ de error).	1 (Alta)
- Generar desde el modelo de Raspberry Pi una secuencia UART con datos MIDI a 115200 bps. - Comprobar en la simulación de la FPGA que los bytes llegan sin pérdida. - Analizar el contenido del buffer.	Los bytes enviados por la Raspberry deben aparecer completos y en orden en el buffer de la FPGA.	2 (Media)
- Configurar señales LFO con frecuencia conocida (por ejemplo 5 Hz). - Activar el modo AM y luego FM. - Medir la envolvente y frecuencia instantánea del pcm_sample generado.	En modo AM, la amplitud del pcm_sample varía al ritmo del LFO. En modo FM, la frecuencia se desplaza según el índice mod_index.	2 (Media)
- Enviar mensajes MIDI CC para modificar step_size y amplitud. - Registrar la respuesta temporal de la salida de audio.	La respuesta al cambio de control debe ser inmediata (latencia menor a 10 ms).	1 (Alta)
- Aplicar una señal senoidal PCM de 1 kHz y 24 bits como entrada. - Capturar el flujo dsd_output durante varios miles de muestras. - Realizar filtrado digital para reconstruir la señal y comparar con la entrada.	La señal reconstruida debe mantener la forma senoidal original con relación señal/ruido superior a 60 dB.	2 (Media)
- Simular la salida del modulador DSD/PWM (PWM de 200 kHz con densidad modulada por una señal de audio). - Aplicar el filtro pasabajos analógico diseñado ($R2=100\Omega$, $R3=1k\Omega$, $C2=6.8nF$, $R7=100\Omega$, $R8=100k\Omega$). - Analizar el espectro de la señal filtrada en VM2.	El espectro debe mostrar atenuación mayor a -40 dB para frecuencias superiores al límite audible (>22 kHz).	2 (Media)

Especificación
Documento de requerimientos v.0.1, sección 2.2
Documento de requerimientos v.0.1, sección 2.2 y apéndice B: generación de señales
Documento de requerimientos v.0.1, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.1

Documento de Requerimientos v.1.0, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.2
Documento de Requerimientos v.1.0, sección 2.2.1
Documento de Requerimientos v.1.0, sección 2.2.1